تذفق اس آي ام دي المعززة (اس اس اي)
هذه مقالة غير مراجعة.(أكتوبر 2022) |
في مجال الحوسبة، يعد تذفق اس آي ام دي المعززة (اس اس أي) (بالإنجليزية: Streaming SIMD Extensions (SSE)) مجموعة تعليمات نوع تعليمة واحدة وبيانات متعددة (اس آي ام دي) كإمتداد إلى بنية إكس 86, تم تصميمها بواسطة إنتل وتم عرضها في سنة 1999 مع سلسلة معالجاتها نوع بنتيوم 3, وذلك بعد فترة وجيزة من ظهور تقنية 3DNow!
من إي إم دي. تحتوي اس اس أي على 70 تعليمة جديدة (65 استذكار [1] باستخدام 70 ترميزًا), يعمل معظمها على بيانات النقطة العائمة ذات الدقة الواحدة. يمكن أن تؤدي تعليمات اس آي ام دي إلى زيادة الأداء بشكل كبير عند إجراء نفس العمليات بالضبط على كائنات ببيانات متعددة. التطبيقات النموذجية هي معالجة الإشارات الرقمية ومعالجة والرسومات.
كانت أول محاولة في مجال الـ اس آي ام دي في أي إيه-32 من قبل شركة انتل هو مجموعة تعليمات إم إم إكس. واجهت إم إم إكس مشكلتين رئيسيتين: انها تُعيد استخدام سجلات الفاصلة العائمة x87
الحالية جاعلة وحدات المعالجة المركزية غير قادرة على العمل على بيانات الفاصلة العائمة وبيانات اس آي ام دي في نفس الوقت، وعملت فقط على الأعداد الصحيحة. تعمل تعليمات النقطة العائمة اس اس أي على مجموعة تسجيل مستقلة جديدة, وسجلات إكس ام ام, وتضيف بعض الإرشادات الصحيحة التي تعمل على سجلات إم إم إكس.
السجلات
[عدل]أضاف اس اس أي في الأصل ثمانية سجلات 128 بت جديدة تُعرف باسم XMM0
إلى XMM7
. في حين أضافت ملحقات ايه ام دي 86-64 من AMD (التي كانت تسمى في الأصل x86-64) ثمانية سجلات أخرى من XMM8
إلى XMM15
, ويتم تكرار هذا الاضافات في بنية انتل 64 . يوجد أيضًا سجل تحكم / حالة 32 بت جديد، MXCSR
. التسجيلات من XMM8
إلى XMM15
يمكن الوصول إليها فقط في وضع التشغيل 64 بت.
استخدم SSE
نوع بيانات واحدًا فقط لمسجلات إكس ام ام:
- أربعة أرقام فاصلة عائمة أحادية الدقة 32 بت
ستقوم SSE2
لاحقًا بتوسيع استخدام سجلات XMM
لتشمل:
- رقمين 64 بت للفاصلة العائمة مزدوجة الدقة أو
- عددين صحيحين 64 بت أو,
- أربعة أعداد صحيحة 32 بت أو,
- ثمانية أعداد صحيحة قصيرة 16 بت أو,
- ستة عشر بايت أو حرفًا بحجم 8 بت.
نظرًا لأن سجلات 128 بت هذه عبارة عن اوضاع جهاز إضافية يجب أن يحتفظ بها نظام التشغيل عبر مفاتيح تبديل المهام، يتم تعطيلها افتراضيًا حتى يقوم نظام التشغيل بتمكينها بشكل صريح. هذا يعني أن نظام التشغيل يجب أن يعرف كيفية استخدام تعليمات FXSAVE
و FXRSTOR
, وهي عبارة عن زوج ممتد من التعليمات يمكنه حفظ جميع حالات تسجيل إكس 86 و SSE
في وقت واحد. تمت إضافة هذا الدعم بسرعة إلى جميع أنظمة التشغيل IA-32 الرئيسية.
أول وحدة معالجة مركزية تدعم SSE
هو معالج بنتيوم 3, يتشارك موارد التنفيذ بين SSE
ووحدة النقطة العائمة (FPU
).[2] بينما يمكن للتطبيق المترجم تشذير تعليمات FPU
و SSE
جنبًا إلى جنب, فإن بنتيوم 3 لن يصدر تعليمات FPU
أو SSE
في دورة الساعة نفسها. يقلل هذا القيد من فعالية خطوط الأنابيب, لكن سجلات XMM
المنفصلة تسمح بخلط عمليات SIMD والنقطة العائمة العددية دون اضعاف الأداء من تبديل وضع MMX
/ والنقطة العائمة الصريح.
تعليمات SSE
[عدل]قدمت SSE تعليمات الفاصلة العائمة العددية والمعبأة.
تعليمات النقطة العائمة
[عدل]- ذاكرة للتسجيل / التسجيل في الذاكرة / التسجيل للتسجيل حركة البيانات
- عددي -
MOVSS
- معبأة -
MOVAPS, MOVUPS, MOVLPS, MOVHPS, MOVLHPS, MOVHLPS, MOVMSKPS
- عددي -
- حسابي
- عددي -
ADDSS, SUBSS, MULSS, DIVSS, RCPSS, SQRTSS, MAXSS, MINSS, RSQRTSS
- معبأة -
ADDPS, SUBPS, MULPS, DIVPS, RCPPS, SQRTPS, MAXPS, MINPS, RSQRTPS
- عددي -
- قارن
- عددي -
CMPSS, COMISS, UCOMISS
- معبأة -
CMPPS
- عددي -
- خلط البيانات وتفريغها
- معبأة -
SHUFPS, UNPCKHPS, UNPCKLPS
- معبأة -
- تحويل نوع البيانات
- عددي -
CVTSI2SS, CVTSS2SI, CVTTSS2SI
- معبأة -
CVTPI2PS, CVTPS2PI, CVTTPS2PI
- عددي -
- العمليات المنطقية على مستوى البت
- معبأة -
ANDPS, ORPS, XORPS, ANDNPS
- معبأة -
تعليمات العدد الصحيح
[عدل]- حسابي
PMULHUW, PSADBW, PAVGB, PAVGW, PMAXUB, PMINUB, PMAXSW, PMINSW
- حركة البيانات
PEXTRW, PINSRW
- أخرى
PMOVMSKB, PSHUFW
تعليمات أخرى
[عدل]- إدارة
MXCSR
LDMXCSR, STMXCSR
- ذاكرة التخزين المؤقت وإدارة الذاكرة
MOVNTQ, MOVNTPS, MASKMOVQ, PREFETCH0, PREFETCH1, PREFETCH2, PREFETCHNTA, SFENCE
التعريف
[عدل]يمكن استخدام البرامج التالية لتحديد إصدارات SSE
المدعومة على النظام، إن وجدت
- أداة تعريف معالج انتل [3]
- سي بي يو زيد - أداة تعريف وحدة المعالجة المركزية واللوحة الأم والذاكرة.
lscpu
- يتم توفيرها بواسطة حزمةutil-linux
في معظم توزيعات لينكس.
المراجع
[عدل]- ^ "Intel® 64 and IA-32 Architectures Software Developer's Manual Volume 1: Basic Architecture". Intel. أبريل 2022. ص. 5-16 – 5-19. مؤرشف من الأصل في 2022-04-25. اطلع عليه بتاريخ 2022-05-16.
- ^ Diefendorff, Keith (8 مارس 1999). "Pentium III = Pentium II + SSE: Internet SSE Architecture Boosts Multimedia Performance" (PDF). Microprocessor Report. ج. 13 ع. 3. مؤرشف (PDF) من الأصل في 2018-04-17. اطلع عليه بتاريخ 2017-09-01.
- ^ "Download the Intel® Processor Identification Utility". Intel. 24 يوليو 2017. مؤرشف من الأصل في 2017-08-25. اطلع عليه بتاريخ 2017-08-24.